“60块芯片。目检淘汰3块，短路淘汰41块，击穿淘汰8块。最后能用的，8块。良率，13.3%。”
台下有人倒吸一口气。
钱兰没理会，从兜里拿出几块芯片，摆在讲台上。
她拿起第一块，是短路的。
“72%的短路率。”她说，“当时我们测第一块，零。第二块，零。第三块，零。测到第十块的时候，手都在抖。”
她指了指身后幻灯片上那张放大的版图，两条线挨得很近。
“后来发现，短路的区域高度集中，都在寄存器堆，都在同一个位置。设计规则下限，5微米。理论上够。但工艺有波动，光刻偏一点、刻蚀过一点，就连上了。”
台下有人举手，是6305厂的一个年轻技术员：“后来怎么改的？”
“放宽。”钱兰说，“6微米。宁可面积大一点，也不冒短路的险。”
她在黑板上写下一个词：工艺窗口。
“这是我们从这次失败里学到的第一课。设计不是走钢丝，是给工艺留出余量。”
她拿起另一块芯片，是被击穿的。
“静态电流测出来的。上电，指针直接打到底。内部击穿了。”
身后的幻灯片播放着真空所用电镜拍的几张照片。放大几百倍的显微照片，晶圆表面有一个小小的熔坑，像被雷劈过的痕迹。
“击穿点集中在栅氧化层。”她指着照片上的那个黑点，“晶体管尺寸太小，电场强度太大。电压一高，就打穿了。”
台下安静了几秒。
“这个怎么改？”还是那个年轻技术员。
“加大。”钱兰说，“关键路径上的晶体管，尺寸翻倍。功耗大一点没关系，但不能击穿。”
她在黑板上又写了一个词：可靠性冗余。
“这是第二课。有些地方，宁可‘浪费’一点，也不能赌。”
她又拿起一块芯片，是那5块能用的之一。
“5块能用。但全都有延迟。”她指着幻灯片上的示波器波形，“频率比设计值低15%到20%。所有能用的，都慢。”
她指着波形上的某个点。
“测了几天，找到问题。关键路径上有个与非门，驱动能力不够，信号爬升慢。这个门画得太小了。”
她转过身，看着台下。
“这不是工艺的问题，不是材料的问题，是电路设计的问题。我们画版图的时候，光顾着把管子做小、把线画密，忘了问一句：它跑得动吗？”
台下没人说话。
“这是第三课，设计不只是画出来，还要算清楚。每一级延迟，每一根线的电容，都要算。不算就是盲人摸象。”
讲完三个案例，钱兰开始讲那份报告。
身后的幻灯片一页一页过。
失效芯片的坐标图，每一颗的位置、故障类型、严重程度，全都标了出来。
典型故障的显微照片，短路的、击穿的，一张一张放给大家看。
击穿点的版图对照，精确到微米。
延迟测试的波形图，每一张都有详细的标注。
最后是那张设计问题清单。
电源线与地线间距过小。
晶体管尺寸偏小。
长走线缺乏缓冲器。
“这是改版的方向。”钱兰说，“改完以后，面积大了18%，晶体管多了272个。但下一轮流片，良率至少能到30%。”
她看着台下。
“这份报告，是我们一个月的心血。但它不只是给我们看的，是给以后所有人看的。以后再有人做芯片，第一次流片失败，可以翻翻这份报告，看看我们是怎么踩的坑。”
台下安静了几秒。
然后有人鼓掌。
是柳工，他站起来，走到前面。
“我看了这份报告。写得很好。问题找得准，分析得透。但我要说的是，工艺这边，也有问题。”
他从兜里掏出一张纸，是一份氧化工艺的参数记录。
“氧化层致密性不够。我们测过，针孔密度偏高。如果氧化层没长好，电压一来，该绝缘的地方就不绝缘了。这个问题，不是你们设计能解决的，是我们的活儿没干到位。”
他把纸放下：“还有掺杂。扩散炉里，不同位置的片子，掺杂浓度不一样。前端的浓，后端的淡。这个波动，也会导致芯片性能不一致。”
他看着台下：“所以今天我来，不只是来听课的。我是来告诉你们，工艺这边，也在改。氧化工艺要调，掺杂工艺也要调。下一轮流片，我们会拿出更稳的片子。”
他走回座位，坐下。
掌声又响起来，比刚才更响。
掌声刚落，靠墙那排有人举手。
是惊雷项目组的，一个三十来岁、穿便装的军人。
他站起来，看着钱兰：“我问个问题。你们这次失败，72%短路、48%击穿、延迟全覆盖，按说，这是技术灾难。但你们现在坐在这里，给我们讲这堂课，是什么意思？”
他顿了顿：“我的意思是，如果这是战场，一颗炮弹打出去，没响。你们会怎么办？写一份报告，告诉大家为什么没响？”
会议室里安静了。
钱兰沉默了几秒：“我们会的。我们会写报告，告诉大家为什么没响。然后，我们会改。改设计，改工艺，改一切能改的地方。再打一发。如果还没响，再写报告，再改。一直改到它响为止。”
她看着那个军人：“这是我们的活法。你们的活法是一发炮弹打出去，必须响。我们的活法是让它能响。”
那个军人沉默了几秒，然后点点头。
钱兰讲完，走回座位。
台下安静了几秒。
然后有人鼓掌。是6305厂工艺科的人，是惊雷项目组的军人，是集成电路实验室的设计人员。
掌声持续了很久。